Notícias

Aug 05, 2023

CPLD (Dispositivo Lógico Programável Complexo): Explicado

Por publicado CPLD (Complex Programmable Logic Device) é composto por unidades de matriz de interconexão programáveis ​​​​em torno do centro, das quais a estrutura lógica LMC é mais complexa e possui uma E/S complexa

Por

Publicados

CPLD (Complex Programmable Logic Device) é composto por unidades de matriz de interconexão programáveis ​​​​em torno do centro, das quais a estrutura lógica LMC é mais complexa e possui uma estrutura complexa de interconexão de unidades de E/S. Estruturas de circuitos especiais podem ser geradas pelos usuários de acordo com suas necessidades para completar determinadas funções. Como linhas metálicas de comprimento fixo são usadas dentro do CPLD para interconectar cada bloco lógico, o circuito lógico projetado tem previsibilidade de tempo, evitando a falha de previsão de temporização incompleta da estrutura de interconexão segmentada. Na década de 1990, os CPLDs desenvolveram-se mais rapidamente, não apenas com as características de apagamento elétrico, mas também com recursos avançados, como digitalização de bordas e programação on-line. Os CPLDs mais comumente usados ​​da Xilinx e CPLDs da Altera.

História de desenvolvimento do CPLD

Na década de 1970, nasceu o primeiro dispositivo lógico programável - PLD. Sua estrutura de saída é uma unidade macro lógica programável porque seu projeto de estrutura de hardware pode ser concluído por software (equivalente a projetar manualmente uma estrutura interna local após a construção da casa), então seu design é mais flexível do que circuitos digitais de hardware puro, mas seus excessivamente a estrutura simples também permite implementar apenas circuitos menores. Para compensar o defeito de que o PLD só pode projetar circuitos de pequena escala, em meados da década de 1980, foi introduzido um complexo dispositivo lógico programável - CPLD. Atualmente, a aplicação foi expandida para redes, instrumentação, eletrônica automotiva, máquinas-ferramentas CNC, medição aeroespacial, equipamentos de controle e assim por diante.

Estrutura Básica do CPLD

CPLD é a abreviatura de dispositivos lógicos programáveis ​​complexos e FPGA é a abreviatura de array de portas programáveis ​​em campo. As funções dos dois são basicamente as mesmas, e a programação e outros processos são basicamente os mesmos (os arquivos de programação são diferentes, mas são gerados automaticamente pelo software), mas o princípio de implementação interna e a estrutura do chip são ligeiramente diferentes .

Unidade lógica programável

A função é a mesma da porta de E/S básica do FPGA, mas o escopo de aplicação do CPLD é relativamente limitado, o desempenho e a complexidade da E/S são diferentes dos do FPGA e os padrões de E/S suportados são menos e a frequência é menor.

Unidade lógica básica

A unidade lógica básica no CPLD é a unidade macro. A chamada macrocélula é composta por alguns AND, ou arrays mais flip-flops, nos quais o array “AND-OR” completa a função lógica combinacional, e os flip-flops são usados ​​para completar a lógica sequencial. Outro conceito importante relacionado à unidade lógica básica do CPLD é o termo produto. O chamado termo de produto é a saída da matriz AND na macrocélula e seu número indica a capacidade do CPLD. A matriz de termos do produto é na verdade uma matriz “AND-OR”. Cada interseção é um fusível programável. Se estiver ligado, implementa a lógica “AND”. Geralmente há um array “OR” após o array “AND”, que é usado para completar o relacionamento “ou” na menor expressão lógica.

Pool de roteamento, matriz de roteamento

Os recursos de cabeamento no CPLD são muito mais simples do que os do FPGA e os recursos de cabeamento são relativamente limitados. Geralmente, é usada uma estrutura de pool de fiação centralizada. O chamado pool de fiação é essencialmente uma matriz de comutação, e a conexão entre os itens de entrada e saída de diferentes macrocélulas pode ser concluída amarrando nós. Devido à falta de recursos de interconexão dentro do dispositivo CPLD, algumas dificuldades serão encontradas quando o dispositivo for roteado em alguns casos. Como a estrutura do pool de fiação do CPLD é fixa, o atraso do pino de entrada ao pino de saída do CPLD é fixo, que é chamado de atraso Pin to Pin, expresso como Tpd. O atraso Tpd reflete a frequência mais alta que os dispositivos CPLD podem atingir e também mostra claramente o grau de velocidade do dispositivo CPLD.